Laporan Akhir M4 1(Percobaan 1 Kondisi 8)
1. Jurnal [Kembali]
Jurnal yang didapat dari praktikum dapat dilihat pada gambar dibawah ini:
Gambar 1. Jurnal M2
2. Hardware [Kembali]
Hardware / alat serta bahan yang digunakan pada praktikum ini adalah sebagai berikut:
a. Jumper
Gambar 2. Jumper
b. Panel DL 2203D
c. Panel DL 2203 C
d. Panel DL 2203S
Panel - panel diatas digabung menjadi sebuah modul percobaan yang dinamai modul D'Lorenzo
Gambar 3. Modul D'Lorenzo
2.2 Bahan proteus
a. IC J-K FF 74111
Gambar 4. IC 74111 J-K FF
b. Gerbang AND
IC 4073 adalah sebuah IC yang digunakan sebagai gerbang logika AND. IC ini terdiri dari 4 buah gerbang logika AND beserta input nya masing - masing, untuk gambarnya adalah sebagai berikut:
Gambar 5. Gambar IC 4073
c. Gerbang NOT
Gambar 6. Gambar IC gerbang NOT
d. Switch SPDT
gambar 7. Switch SPDT
f. LED
Gambar 8. Lampu LED
g, Seven segment
Gambar 9. Display seven segment
3. Rangkaian
[Kembali]
Bentuk rantgkaian percobaan 1 ini ada pada modul, dengan gambarnya adalah sebagai berikut:
Gambar 10. Rangkaian percobaan 1
a. Gambar rangkaian pada keadaan "OFF"
Gambar 11. Rangkaian ketika berada pada kondisi "OFF"
b. Gambar rangkaian pada keadaan "ON"
Prinsip kerja dari rangkaian itu adalah:
Rangkaian diatas merupakan sebuah rangkaian shift register (register geser) konfigurasi SISO (Serial in Serial out), maksud dari SISO tersebut adalah input data yang masuk ke register ditransfer secara seri (satu persatu), dan output yang keluar juga satu persatu, banyak kemungkinan data yang disimpan dari sebuah shift register tergantung dari jumlah FF yang digunakan, pada pembuatan rangkaian shift register pada umumnya menggunkaan D FF agar memudahkan interkoneksi rangkaian dan memudahkan proses pengiriman data, pada gambar diatas menggunakan 4 buah JK FF (konfigurasi D FF) dengan masing - masing outputnya dihubungkan dengan LED dan sebuah seven segment sesuai dengan kondisi yang diberikan.
Perlu diketahui bahwa rangkaian diatas merupakan rangkaian synchronous yang berarti setiap FF pada rangkaian diatas dihubungkan dengan satu buah clock yang sama, rangkaian tersebut mengirimkan data dari FF yang paling pertama, yakni dari FF 1, input ini dapat berasal dari sebuah switch atau rangkaian logika sekuensial lain, jadi ketika terdapat sebuah input yang dikirim dari output FF pertama, pada setiap pergantian clocknya, output dari FF 1 akan digeser sebanyak 1 FF pada setiap pergantian clock, perlu diketahui bahwa output dari rangkaian shift register konfigurasi SISO adalah output pada FF terakhirnya, maka agar semua input bit terbaca pada output dari konfigurasi SISO ini perlu adanya dikirimkan bit 0 unutk menggeser setiap output pada FF sebelumnya ke FF output.
Pada rangkaian ini juga terdapat fungsi reset dan set yang dihubungkan ke sebuah switch masing -masing, pin set berfungsi untuk mnegeluarkan output HIGH pada masing - masing FF, sementara pin reset masing - masing FF dihubungkan secara bersamaan ke 1 buah switch untuk memudahkan mereset output rangkaian menjadi keadaan semula
Untuk video praktikumnya adalah sebagai berikut:
6. Analsisis [Kembali]
Soal analisa:
a. Analisa output yang dihasilkan pada setiap kondisi
> Analisa akan dilakukan dengan menentukan input data acak yang kemudian akan dianalisa pada masing - masing flip-flop yang digunakan. Dimisalkan input yang digunakan adalah 11001, maka timing diagramnya adalah sebagai berikut:
Gambar 13. Timing diagram rangkaian percobaan
Berdasarkan data diatas dapat dilihat bahwa jika diberikan input data 10011, maka setiap data akan digeser satu persatu (secara seri) melalui register secara bit per bit. Keadaan output dari flip-flop sebelumnya mempengaruhi input flip-flop setelahnya. Dikarenakan output dari register SISO adalah flip-flop terakhir, maka outputnya = 00010 untuk mendapatkan output yang persis sama seperti pada input kita menginputkan data pendorong 0 sebanyak 3 buah sehingga outputnya menjadi 11001.
b. Jika gerbang AND pada rangkaian dihapus dan clock dihubungkan langsung ke flip-flop bandingkan outputnya
>Apabila gerbang AND dihapus dan clock langsung dihubungkan dengan input clock masing - masing IC secara paralel, jika menggunakan konfigurasi SISO maka output akan tetap sama baik pada saat ada gerbang AND atau tidak, fungsi gerbang AND pada rangkaian ini adalah untuk mematikan fungsi clock dan switch (terhubung ke switch 5) agar output rangkaian kita bisa mnejadi konfigurasi SIPO (serial in paralel out).
Jika switch 5 ini diberi input HIGH, maka output SISO, sementara jika switch ini diberi input LOW maka input yang masuk satu satu sementara outputnya akan berubah menjadi output paralel sehingga menjadi konfigurasi SIPO. Itulah perbedaan pada rangkaian yang menggunakan gerbang AND dengan rangkaian yang tidak menggunakan gerbang AND
7. Link Download [Kembali]
Tidak ada komentar:
Posting Komentar